为什么要在制造过程中采取防静电控制措施？我们从以下三个方面来说明。
1 多数电子元器件是静电敏感器件
多数未采取保护措施的元器件静电放电敏感度都是很低，很多在几百伏的范围，如MOS单管在100-
200V之间，GaAs FET在100－300V之间，而且这些单管是不能增加保护电路的；一些电路尤其是
CMOS IC采取了静电保护设计，可虽然以明显的提高抗ESD水平，但大多数也只能达到2000－4000V
，而在实际环境中产生的静电电压则可能达到上万伏（如第1章的表1.4和表1.6。因此，没有防护
的元器件很容易受到静电损伤。而且随着元器件尺寸的越来减小，这种损伤就会越来越多。所以我
们说，绝大多数元器件是静电敏感器件，需要在制造、运输和使用过程中采取防静电保护措施。表
2.1列出了一些没有静电保护设计器件的静电放电敏感度。
2 静电对电子行业造成的损失很大
电子行业如微电子、光电子的制造和使用厂商因为静电造成的损失和危害是相当严重的。据
美国1988年的报道，它们的电子行业中，由于ESD的影响，每年的损失达50亿美元之多；据日本统
计，它们不合格的电子器件中有45％是由于静电而引起的；我国每年因静电危害造成的损失也至少
有几千万。图2.1是美国Ti公司对某一年对客户失效器件原因进行分析统计的结果，从中可以看到
由EOS/ESD引起的失效占总数的47%；图1.2是美国半导体可靠性新闻对1993年从制造商、测试方和
使用现场得到的3400例失效案例进行的统计，从中可以看到,EOS/ESD造成的失效也达到20%。而图
2.3是一个CMOS器件和一个双极型器件在受到ESD损伤后芯片内部的相貌像。
ESD对电子元器件的危害还表现在它的潜在性。即器件在受到ESD应力后并不马上失效，而会在使用
过程中逐渐退化或突然失效。这时的器件是“带伤工作”。这是人们对静电危害认识不够的一个主
要原因。实际上，静电放电对元器件损伤的潜在性和累积效应会严重地影响元器件的使用可靠性。
由于潜在损伤的器件无法鉴别和剔除，一旦在上机应用时失效，造成的损失就更大。而避免或减少
这种损失的办法就是采取静电防护措施，使元器件避免静电放电的危害。
图2.4是一个器件受到ESD潜在损伤的例子，器件的功能没有失效，只是某个管脚的I-V特性发生了
一些变化。
图2.5是对一种型号的两组CMOS IC进行过可靠性对比试验。一组是经历过低于其失效阈值较多电压
的ESD试验而功能完全正常的样品，另一组是未经过任何试验的良品。寿命试验的结果是前者的中
位寿命（累积失效率为50％的寿命）低于后者2个量级以上。这充分说明了ESD潜在损伤对器件可靠
性的影响。
3 国内外企业的状况
国际上在1979年成立了EOS/ESD研究协会，主要研究电子行业的EOS和ESD问题，寻求解决方
法。美军标883E“微电路试验方法”中关于ESD等级评价的标准已先后7次修订，现在已是3015.7版
，而且很多标准明确规定军用微电路必须达到2kV的ESD等级。美国多数主要的电子制造商在八十年
代初已经建立了他们的ESD组织机构，专门负责ESD方面的工作，主要有防静电设计、静电检测、静
电防护以及管理、培训等。
与国际上发达国家相比，我国在这方面的工作起步要晚很多，差距也较大。直到最近几年才真正
重视和发展起来。在军品方面，如修改版的国军标GJB548A-96和国军标128A－97 分别增加了对微
电路和分立器件的静电放电敏感度分类要求；并要求贯彻国标的产品必须给出ESDS的值；在民品方
面，合资和独资企业的状况较好，起步较早，大多参照国外企业的做法，在抗ESD设计和静电防护
方面都达到了较高的水平，如上海的贝岭、南京的富士通、广东北电等；而其它民品企业也已经意
识到静电问题重要性，并在产品的抗静电设计和生产线的静电防护方面投入人员和资金，取得了很
好的效果。
虽然国内企业正在逐步改进，但仍然存在不小的差距。举例来说，如军品CMOS电路还未提出
2kV的要求；有些生产线豪华装修，但无防静电措施；从业人员缺乏关于ESD的上岗培训等。
性良好的材料。由于折叠工序最易发尘，因而折叠工序必须在高一级的净化空间中进行，如100级的洁净工作服的折叠包装应在10级环境中进行。